


# ROTEIRO PROJETO 9




# DIREITOS AUTORAIS

Este material didático é protegido por Direitos Autorais, sendo vedada a reprodução, distribuição, comercialização de qualquer material ou conteúdo dele obtido, sem a prévia e expressa autorização da Macnica DHW.

O material didático disponibilizado, se constitui em trabalho intelectual, cujos direitos autorais pertencem à Macnica DHW e a Intel, e está protegido por leis nacionais e tratados internacionais, qualquer reprodução ou distribuição, ou utilização comercial, de qualquer conteúdo deste material didático é expressamente proibida e o transgressor será responsabilizado civil e criminalmente na forma da lei.

# PROJETO 9

- Escrever em Verilog um módulo para fazer debounce de um sinal de entrada, usando uma máquina de estados conforme a figura.
- A máquina de estados deve implementar uma interface com um contador externo para determinar quando o tempo de debounce expirou.



# Para criar um novo projeto usando o New Project Wizard

No Quartus:

Menu **File** -> **New Project Wizard**

Caminho para o projeto:

\\TRN\Roteiros\Projeto 09\projeto-09

Observação:

Se estiver com projeto aberto,  
feche-o primeiro no Quartus em:

Menu **File** -> **Close Project**



The image shows a sequence of steps for creating a new project in Quartus Prime Lite Edition:

- (1) The **File** menu is highlighted in the Quartus Prime Lite Edition window.
- (2) The **New Project Wizard...** option is selected from the File menu.
- (Obs) The **Close Project** option is highlighted in the File menu.
- (3) The **Next >** button is highlighted in the **New Project Wizard** introduction window.
- (4) The **Next >** button is highlighted in the **Directory, Name, Top-Level Entity** window.
- (5) The **debounce** text is entered in the **What is the name of this project?** field.
- (6) The **Next >** button is highlighted in the **Directory, Name, Top-Level Entity** window.

Additional text in the image:

- (4) Selecionar a pasta do projeto 09
- (5) Adicionar o nome do projeto
- Para facilitar sugerimos utilizar o nome **debounce**

# Para criar um novo projeto usando o New Project Wizard (cont)




(9) Selecionar a Família **MAX 10 (DA/DF/DC/AS/SC)**

## Observação:

A seleção da FPGA não é obrigatória neste projeto.


No kit **DE10-Lite** temos a FPGA **10M50DAF484C7G** da família MAX 10

# Para criar um novo projeto usando o New Project Wizard (cont)



(11) Não precisamos selecionar nenhuma ferramenta de simulação neste caso.



(13) Verifique todas as configurações de projeto selecionadas e finalize a criação do projeto.



# Para adicionar um arquivo Verilog

No Quartus:

Menu **File** -> **New** -> Em New **Design Files** ->  
**Verilog HDL File**



# Para modificar o arquivo Verilog

A imagem ao lado mostra o código com a descrição da máquina de estado implementada

Ao fim salvar o arquivo Verilog com o nome “debounce”.

## Observação:

Como usual, foi feito o **PortMap**, no qual define as funções das portas, embora este projeto não seja aplicado ao kit.

```
1 // projeto 09
2
3 module debounce (
4     input clock, reset, key_in, cnt_max,
5     output reg estavel, cnt_reset
6 );
7
8 localparam st_estavel_um = 0, st_instavel_um = 1, st_estavel_zero = 2, st_instavel_zero = 3;
9
10 reg [1:0] r_estado_atual, r_proximo_estado;
11
12 always @ (posedge clock) begin
13     if (reset) begin
14         r_estado_atual <= st_estavel_um;
15     end else begin
16         r_estado_atual <= r_proximo_estado;
17     end
18 end
19
20 always @* begin
21     r_proximo_estado <= r_estado_atual;
22     case (r_estado_atual)
23     case st_estavel_um:
24         if (~key_in)
25             r_proximo_estado <= st_instavel_zero;
26     case st_instavel_zero:
27         if (key_in)
28             r_proximo_estado <= st_instavel_um;
29         else if (cnt_max)
30             r_proximo_estado <= st_estavel_zero;
31     case st_estavel_zero:
32         if (key_in)
33             r_proximo_estado <= st_instavel_um;
34     case st_instavel_um:
35         if (~key_in)
36             r_proximo_estado <= st_instavel_zero;
37         else if (cnt_max)
38             r_proximo_estado <= st_estavel_um;
39     endcase
40 end
41
42
43 always @* begin
44     estavel <= 1'b1;
45     cnt_reset <= 1'b1;
46     case (r_estado_atual)
47     case st_estavel_um: ;
48     case st_instavel_zero:
49         begin
50             estavel <= 1'b0;
51             cnt_reset <= key_in;
52         end
53     case st_instavel_um: ;
54     case st_estavel_zero:
55         begin
56             estavel <= 1'b0;
57             cnt_reset <= ~key_in;
58         end
59     endcase
60 end
61
62
63 endmodule
```




# Para compilar o projeto

No Quartus:

Menu **Processing** -> **Start Compilation**

**Observação:**

Assim que compilado, o programa deverá apresentar todas as verificações em verde e com um ✓, confirmando que foi compilado sem erros.





| Tasks |      |                                          | Compilation | ≡ | 🔍 | ✕ |
|-------|------|------------------------------------------|-------------|---|---|---|
|       | Task |                                          | Time        |   |   |   |
| ✓     | ▼    | ▶ Compile Design                         | 00:00:34    |   |   |   |
| ✓     | >    | ▶ Analysis & Synthesis                   | 00:00:16    |   |   |   |
| ✓     | >    | ▶ Fitter (Place & Route)                 | 00:00:10    |   |   |   |
| ✓     | >    | ▶ Assembler (Generate programming files) | 00:00:04    |   |   |   |
| ✓     | >    | ▶ Timing Analysis                        | 00:00:04    |   |   |   |
|       | >    | ▶ EDA Netlist Writer                     |             |   |   |   |
|       |      | ■ Edit Settings                          | (3)         |   |   |   |
|       |      | 🔧 Program Device (Open Programmer)       |             |   |   |   |

# Para visualizar a máquina de estados no State Machine Viewer

No Quartus:

Menu **Tools** -> **Netlist Viewers** -> **State Machine Viewer**



(4) Visualização mais próxima ao pedido do laboratório.

Obrigado

